Jobiglo

No results.

硬體設計流程工程師(伺服器研發 & AI 數位工具)

Compal · Taipei

zh
Python Cadence OrCAD Allegro

Job description

职位概况

本岗位负责将伺服器硬體研發流程數位化,利用基礎 Python 腳本與 AI 工具提升研發效率,需具備伺服器硬體設計经验。

主要职责

  • 編寫/修改 Python 腳本实现 BOM 规则检查、零件信息比对、技术文件结构化。
  • 评估并结合 AI 代理人优化 Cadence、OrCAD、Allegro 等 EDA 工具的日常作业。
  • 定义 AI 辅助工具需求与流程,使其贴合硬體工程师实际需求。
  • 整理 Intel/AMD/NVIDIA 等平台规范,建设硬體知识库供 AI 使用。
  • 进行硬體辅具或自动化流程的领域测试,确保 AI 输出的准确性。

任职要求

  • 具備伺服器硬體研發或相關電機電子背景。
  • 熟悉伺服器電路設計、高速訊號與電源規劃。
  • 能够使用 Python 编写基础自动化脚本。
  • 了解 Cadence、OrCAD、Allegro 等 EDA 工具的基本操作。
  • 具備技术文件整理与知识库建设经验者佳。

必备技能

  • Python 基础脚本编写
  • Cadence、OrCAD、Allegro 等 EDA 工具
  • 伺服器硬體研發经验
  • 技术文件系统化整理

Questions fréquentes

Le salaire n'est pas communiqué publiquement par le recruteur. Vous pouvez postuler et négocier directement avec Compal.
Cliquez sur "Postuler maintenant" en haut de la page. Vous pouvez importer votre CV en 1 clic — Jobiglo extrait automatiquement vos informations et postule pour vous.

Why are you reporting this job?

Thank you for your report. We will review this job.

Apply in 30 seconds

Enter your email to apply. An account will be created automatically.

By continuing, you accept our terms of use.

Already have an account? Login

💬 Chat with us on Telegram Chat on WhatsApp

Published 1 month ago

Expires 1 week from now

21 views · 0 interested

Boost your chances

Upload your CV — we will match you with relevant openings.

Analyzing your CV...

Compal

Taipei